高速PCB在叠层设计和布线规则上比普通PCB多了哪些要求？

高速PCB相比普通PCB，在叠层设计和布线规则上有以下额外要求：

一、叠层设计要求

1. 完整的参考平面：高速信号层必须紧邻完整的地平面或电源平面作为回流路径，减少电磁辐射和串扰。
2. 阻抗控制：通过精确计算并控制介质厚度、铜箔厚度和线宽，实现特定特性阻抗（如单端50Ω、差分100Ω）。
3. 对称结构：叠层需尽量保持中心对称，防止压合过程中因应力不均导致板翘曲。
4. 电源地相邻：电源平面与地平面应紧密耦合，降低电源分配网络的寄生电感。

二、布线规则要求

1. 等长匹配：并行总线或差分信号需进行蛇形走线补偿，确保信号到达时间一致，满足建立时间和保持时间要求。
2. 差分对布线：严格保持差分对内等距、等宽、平行走线，以维持共模抑制能力。
3. 3W规则：相邻走线中心距至少为线宽的3倍，用于降低线间串扰。
4. 禁止跨分割区：高速信号线不可跨越参考平面的分割缝隙，否则回流路径断裂会引起严重EMI和信号反射。
5. 过孔限制：尽量减少高速信号换层次数，多余的过孔 stub 会产生阻抗不连续和反射。
6. 避免锐角与直角：走线转角需采用圆弧或钝角，防止尖端放电效应和阻抗突变。

适用条件 当信号上升沿时间短于传输线延迟的2倍，或工作频率达到数百兆赫兹以上时，需按高速PCB规范设计。

常见误区 仅关注时钟频率而忽略信号边沿速率。实际上决定是否需要高速设计的核心因素是信号的上升/下降时间，而非单纯的时钟频率。